1、微電子、電子工程或其他電子相關(guān)專業(yè)；
2、會使用常用的電路畫圖軟件；
3、具有一定的電子分析能力及英文文檔閱讀能力。
2、會使用常用的電路畫圖軟件；
3、具有一定的電子分析能力及英文文檔閱讀能力。
職位類別： 電路設(shè)計(jì)工程師
舉報(bào)
全選
申請職位
-
6-8K/月申請職位1、微電子、電子工程或其他電子相關(guān)專業(yè)； 2、會使用常用的電路畫圖軟件； 3、具有一定的電子分析能力及英文文檔閱讀能力。
-
面議申請職位1、根據(jù)需求制定芯片規(guī)格，負(fù)責(zé)數(shù)字電路方案設(shè)計(jì)、RTL編碼、代碼綜合等工作，并完成相關(guān)文檔；2、參與系統(tǒng)調(diào)試，F(xiàn)PGA驗(yàn)證工作；3、配合測試工程師完成樣片的相關(guān)測試工作；4、獨(dú)立處理和解決所承擔(dān)..
-
面議申請職位1、進(jìn)行模擬電路IC的整體規(guī)劃及電路設(shè)計(jì)；2、電路的仿真分析及改進(jìn)，電路冗余設(shè)計(jì)；3、指導(dǎo)LAYOUT工程師完成版圖設(shè)計(jì)；4、指導(dǎo)測試工程師完成IC的可靠性測試；5、編寫項(xiàng)目相關(guān)技術(shù)文檔。任職要求：1..
-
面議申請職位工作職責(zé)： 1、負(fù)責(zé)項(xiàng)目的模擬電路設(shè)計(jì)、仿真、驗(yàn)證； 2、協(xié)助版圖設(shè)計(jì)工程師進(jìn)行版圖設(shè)計(jì)，提供版圖設(shè)計(jì)需要的技術(shù)信息，如匹配要求、電流密度等； 3、項(xiàng)目研發(fā)過程中的技術(shù)文檔編寫，包含實(shí)施..
-
面議申請職位1、按照芯片總體驗(yàn)證要求及模塊規(guī)范，嚴(yán)格遵循驗(yàn)證流程，提取測試點(diǎn)，制定驗(yàn)證計(jì)劃和方案；2、搭建UVM驗(yàn)證環(huán)境，設(shè)計(jì)并執(zhí)行測試用例，回歸測試，后仿真等工作；3、及時(shí)編寫各種設(shè)計(jì)、驗(yàn)證文檔和標(biāo)準(zhǔn)..
-
面議申請職位工作職責(zé)： 1. 按照芯片總體驗(yàn)證要求及模塊規(guī)范，嚴(yán)格遵循驗(yàn)證流程，提取測試點(diǎn)，制定驗(yàn)證計(jì)劃和方案； 2. 搭建UVM驗(yàn)證環(huán)境，設(shè)計(jì)并執(zhí)行測試用例，回歸測試，后仿真等工作； 3. 及時(shí)編寫各種..
-
面議申請職位1、進(jìn)行模擬電路IC的整體規(guī)劃及電路設(shè)計(jì)；2、電路的仿真分析及改進(jìn)，電路冗余設(shè)計(jì)；3、指導(dǎo)LAYOUT工程師完成版圖設(shè)計(jì)；4、指導(dǎo)測試工程師完成IC的可靠性測試；5、編寫項(xiàng)目相關(guān)技術(shù)文檔。任職要求：1..
-
面議申請職位1. 一年以上數(shù)字IC設(shè)計(jì)/驗(yàn)證工作經(jīng)驗(yàn)。2. 有以下其中一項(xiàng)或多項(xiàng)經(jīng)驗(yàn)3. 熟悉Verilog/SystemVerlilog設(shè)計(jì)語言，有一定的模塊設(shè)計(jì)經(jīng)驗(yàn)。4. 熟悉VMM/SVA/OVM驗(yàn)證方法學(xué)，能夠獨(dú)立進(jìn)行驗(yàn)證環(huán)境的搭建..
-
面議申請職位1、根據(jù)需求制定芯片規(guī)格，負(fù)責(zé)數(shù)字電路方案設(shè)計(jì)、RTL編碼、代碼綜合等工作，并完成相關(guān)文檔；2、參與系統(tǒng)調(diào)試，F(xiàn)PGA驗(yàn)證工作；3、配合測試工程師完成樣片的相關(guān)測試工作；4、獨(dú)立處理和解決所承擔(dān)..
- 公司規(guī)模：500 - 999人
- 公司性質(zhì)：民營企業(yè)
- 所屬行業(yè)：IT行業(yè)-計(jì)算機(jī)、互聯(lián)網(wǎng)、通訊、電子、儀器儀表等
- 所在地區(qū)：廣東-深圳市-寶安區(qū)
- 聯(lián)系人：李耀倫
- 手機(jī)：會員登錄后才可查看
- 郵箱：會員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：深圳市寶安區(qū)沙井街道壆崗社區(qū)壆崗大道文體中心1棟5層
