1、本科從事FPGA相關(guān)開發(fā)5年以上或碩士從事FPGA相關(guān)開發(fā)3年以上，電子或通訊類相關(guān)專業(yè)；
2、熟練掌握Verilog HDL/VHDL等編程語言，熟悉Xilinx/Altera等公司芯片及工具，擁有從事圖像處理項(xiàng)目的工作經(jīng)驗(yàn)，能實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)，編碼，仿真，調(diào)試，設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
3、熟練運(yùn)用以下任意一種FPGA集成開發(fā)工具：Quartus，ISE，VIVADO；
4、熟悉常用數(shù)字信號(hào)處理算法及實(shí)現(xiàn)方法，了解常用的視頻接口調(diào)試，具有LVDS、EDP、MIPI、V-BY-ONE信號(hào)圖像接口開發(fā)經(jīng)驗(yàn)的優(yōu)先。
5、具有以下項(xiàng)目經(jīng)驗(yàn)者優(yōu)先：了解BMP 、 JPG數(shù)據(jù)格式，有過FPGA操作SD卡、硬盤的經(jīng)驗(yàn)，有過FPGA實(shí)現(xiàn)千兆以太網(wǎng)UDP層經(jīng)驗(yàn)，有過FPGA進(jìn)行視頻編解碼經(jīng)驗(yàn)。
2、熟練掌握Verilog HDL/VHDL等編程語言，熟悉Xilinx/Altera等公司芯片及工具，擁有從事圖像處理項(xiàng)目的工作經(jīng)驗(yàn)，能實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)，編碼，仿真，調(diào)試，設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
3、熟練運(yùn)用以下任意一種FPGA集成開發(fā)工具：Quartus，ISE，VIVADO；
4、熟悉常用數(shù)字信號(hào)處理算法及實(shí)現(xiàn)方法，了解常用的視頻接口調(diào)試，具有LVDS、EDP、MIPI、V-BY-ONE信號(hào)圖像接口開發(fā)經(jīng)驗(yàn)的優(yōu)先。
5、具有以下項(xiàng)目經(jīng)驗(yàn)者優(yōu)先：了解BMP 、 JPG數(shù)據(jù)格式，有過FPGA操作SD卡、硬盤的經(jīng)驗(yàn)，有過FPGA實(shí)現(xiàn)千兆以太網(wǎng)UDP層經(jīng)驗(yàn)，有過FPGA進(jìn)行視頻編解碼經(jīng)驗(yàn)。
職位類別： 軟件工程師
舉報(bào)
全選
申請職位
-
面議申請職位方向一：1)負(fù)責(zé)硬件系統(tǒng)FPGA的邏輯開發(fā)、信號(hào)處理算法實(shí)現(xiàn)，包括邏輯方案設(shè)計(jì)、代碼編寫、仿真驗(yàn)證、系統(tǒng)聯(lián)調(diào)等工作；2)負(fù)責(zé)Xilinx MicroBlaze/ARM軟核功能開發(fā)與調(diào)試；3)配合項(xiàng)目團(tuán)隊(duì)完成硬件的設(shè)..
-
10-18K/月申請職位崗位職責(zé)： 1、仿真Verilog HDL 代碼，對仿真結(jié)果進(jìn)行驗(yàn)證，并提出改進(jìn)措施； 2、用Verilog HDL或者其它硬件描述語言設(shè)計(jì)功能模塊； 3、在FPGA上驗(yàn)證功能模塊。 崗位要求： 1、本科及以上學(xué)歷，..
-
6-12K/月申請職位崗位職責(zé)： 1、負(fù)責(zé)會(huì)議產(chǎn)品FPGA部分的方案設(shè)計(jì)、算法和邏輯仿真、代碼實(shí)現(xiàn)與調(diào)試驗(yàn)證； 2、參與系統(tǒng)方案設(shè)計(jì)與技術(shù)規(guī)范制定； 3、編寫設(shè)計(jì)文檔、測試文檔并提供相應(yīng)的技術(shù)支持； 4、按時(shí)完成項(xiàng)目計(jì)..
-
5-10K/月申請職位職位描述： 職位描述： 1)參與項(xiàng)目FPGA需求分析和FPGA概要設(shè)計(jì)； 2)進(jìn)行FPGA詳細(xì)設(shè)計(jì)和編碼實(shí)現(xiàn)，確保模塊開發(fā)進(jìn)度； 3)調(diào)試和維護(hù)所開發(fā)的模塊，并撰寫相關(guān)的技術(shù)文檔。 任職要求： 1)大學(xué)..
-
面議申請職位1、熟悉FPGA開發(fā)的流程和Altera、Xilinx或Lattice開發(fā)環(huán)境； 2、熟悉VHDL或Verilog語言，能獨(dú)立進(jìn)行FPGA時(shí)序設(shè)計(jì)，分析，仿真； 3、熟悉UART、SPI、USB、EtherNet通訊接口，熟悉DDR、SDRAM外接儲(chǔ)存..
-
面議申請職位崗位職責(zé)：1.熟悉FPGA的設(shè)計(jì)開發(fā)流程及相關(guān)儀器使用，熟悉相關(guān)仿真軟件；2.熟悉常見的接口和器件操作，如I2C,SPI,DDR3,I2S,SPDIF等，熟練常用的IP core;3.精通verilog或VHDL語言編程和仿真，有獨(dú)立..
-
面議申請職位職位描述：1、負(fù)責(zé)項(xiàng)目的硬件、邏輯、軟件開發(fā)工作及相關(guān)技術(shù)問題的跟蹤和解決；2、制定硬件設(shè)計(jì)、測試方案，分析測試結(jié)果及解決客戶技術(shù)問題；3、負(fù)責(zé)開展系統(tǒng)相關(guān)技術(shù)培訓(xùn)。任職要求：1、至少3年..
- 所在地區(qū)：江蘇-蘇州市-蘇州工業(yè)園區(qū)
- 聯(lián)系人：馬全啟
- 手機(jī)：會(huì)員登錄后才可查看
- 郵箱：會(huì)員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：蘇州工業(yè)園區(qū)唯文路18號(hào)
